

高速情報圧縮復元ハードウェアアルゴリズムに関する研究

阿曾 弘具

東北大学大学院工学研究科

電気・通信工学専攻

今日の広範囲へのコンピュータの普及およびコンピュータネットワークの発展により、多種多様かつ大量の情報が相互に送受信され、蓄積、管理・運用されている。この状況において、情報をより効率的に伝送、蓄積する有効な技術として、データ圧縮技術が重要となっている。符号化／復号化(圧縮／復元)する既存の手法は、利用者の明示的な指示によるオフライン的実行であるが、大量の情報やオンライン的情報に対しては、さらなる高速性が要求される。この高速化は VLSI/ULSI 技術を応用したデータ符号化／復号化の専用ハードウェアの構築で可能となる。専用ハードウェアにより、コンピュータと通信線・外部記憶装置の間で自動的に圧縮／復元することが可能になり、有用性が増す。

本研究では、多様な形式の情報に対して高い圧縮率を実現するデータ符号化／復号化手法の一つである Lempel-Ziv 符号化法について、その一つである LZ77 符号化／復号化法のハードウェアアルゴリズムを提案し、並列処理アーキテクチャ PAHL (Parallel Architecture for High-speed Lempel-ziv data coding/decoding) として実現した。このアーキテクチャは、符号化を実現する PAHL-C および復号化を実現する PAHL-D からなっている。PAHL-C では、LZ77 符号化法において最も計算時間を要する最長一致記号系列探索部の冗長な比較演算をできるだけ削減する工夫をした。すなわち、最長一致記号系列探索部を各位置からの一致長を判定する部分と、各位置での一致長から最長一致系列を決定する部分とに分割し、それぞれを並列に同期動作させ、より高いスルーレートの符号化処理を実現している。本研究では、提案したアーキテクチャに関して、高位論理合成システム PARTHENON (NTT 情報通信網研究所) を用いて論理設計、動作シミュレーション、論理合成等を行ない、その実現性を検証し、性能を定量的に評価した。LZ77 符号化による生成符号の統計的特徴を調査して、現実のデータに対する PAHL-C のスルーレートを定量的に評価し、約 20~25 MByte/sec というスルーレートが得られることを確かめた。

LZ77 符号化法は、より高い効率を目指した種々の改良がなされている。その一つに LZSS 符号化法があり、LZ77 符号表現の冗長部分を削減することにより高圧縮率を実現するものである。LZSS 符号化は、実際に使用されているデータ圧縮アプリケーションソフトウェアの lha や gzip 等で使われている。LZSS 符号によるデータ圧縮は LZ77 と同様に可逆圧縮で、他のデータ圧縮法との組み合せにより様々なデータに対し大きな効果をもたらしている。そこで、本研究の次のステップとして、LZSS 符号の高速符号化／復号化を実現する高速 LZSS 符号化／復号化並列処理アーキテクチャ - PAHL-LZSS を新しく考案した。PAHL-LZSS は、本研究で提案した PAHL の基本アーキテクチャを拡張することにより実現している。PAHL と同様に、PARTHENON での論理設計・動作検証・論理合成を行ない、PAHL-LZSS の予測性能を求め、PAHL とほぼ同様の性能が実現可能であることを確認した。

さらに、PAHL および PAHL-LZSS を実際にハードウェアとして実装するため、モジュール化による実装手法を考案した。復号化部は、回路規模的には、実用的な参照部バッファサイズに対して、参照部バッファ以外は全て一つのモジュールに収まる。符号化部は、一致記号系列を探索するモジュール Module-1(参照部バッファを含む、約 1 万ゲート、入出力約 100 ビット)、最長一致記号系列データを選択するモジュール Module-2(約 2 千ゲート、入出力約 220 ビット)、カウンタ・データ遅延用バッファモジュール Module-3(小規模) の 3 つのモジュールで構成できることを示している。

本研究およびその後の研究において、藤岡豊太氏(現在、岩手大学)が大きな貢献をしている。ここに記して協力に感謝する。